Semiconductor Process Tests

In a semiconductor plant, an engineer is investigating the effect of several modes of a process condition (ET) on resistance in computer chips. Twelve silicon wafers (WAFER) were drawn from a lot, and three wafers were randomly assigned to each of 4 modes of ET. Resistance (RESIST) in the chips was measured in 4 positions (POS) on each wafer, post processing. The MLR input data is as follows.

 4 48
 ET WAFER  POS  RESIST
 1   1   1   5.22
 1   1   2   5.61
 1   1   3   6.11
 1   1   4   6.33
 1   2   1   6.13
 1   2   2   6.14
 1   2   3   5.60
 1   2   4   5.91
 1   3   1   5.49
 1   3   2   4.60
 1   3   3   4.95
 1   3   4   5.42
 2   1   1   5.78
 2   1   2   6.52
 2   1   3   5.90
 2   1   4   5.67
 2   2   1   5.77
 2   2   2   6.23
 2   2   3   5.57
 2   2   4   5.96
 2   3   1   6.43
 2   3   2   5.81
 2   3   3   5.83
 2   3   4   6.12
 3   1   1   5.66
 3   1   2   6.25
 3   1   3   5.46
 3   1   4   5.08
 3   2   1   6.53
 3   2   2   6.50
 3   2   3   6.23
 3   2   4   6.84
 3   3   1   6.22
 3   3   2   6.29
 3   3   3   5.63
 3   3   4   6.36
 4   1   1   6.75
 4   1   2   6.97
 4   1   3   6.02
 4   1   4   6.88
 4   2   1   6.22
 4   2   2   6.54
 4   2   3   6.12
 4   2   4   6.61
 4   3   1   6.05
 4   3   2   6.15
 4   3   3   5.55
 4   3   4   6.13

Source

To MLR